導入
Nehalem マイクロアーキテクチャ
Nehalemマイクロアーキテクチャは、Intel の x86 マイクロアーキテクチャであり、Nehalem および Westmere ファミリによって使用されます。これは Core の後継ですが、メモリコントローラーの統合、新しいシステムとプロセッサ間データ バス(QPI) の使用、コントローラー PCI-Express の統合など、いくつかの大きな変更が加えられています。 。
主な特長
- モジュール式マルチコアアーキテクチャ。
- ハイパースレッディング: 各コアは 2 つのスレッドを同時に処理できます。
- 3 レベルのキャッシュ メモリ、そのうち 2 つは各コア専用です。
- 統合されたデュアルまたはトリプル チャネル メモリ コントローラー。
- システムおよびプロセッサ間バス QuickPath Interconnect (AMD が使用する Hypertransport バスに類似) または DMI。
- 分岐予測の第 2 レベル (BTB の第 2 レベル = 分岐ターゲット バッファ)
- デコード後のソフトウェア ループの保存 (以前: デコード前)
- 64 ビット命令のマクロマージ(Core2 の 32 ビット命令にのみ有効)
- 統合グラフィックス コントローラー (一部のモデル)
- 各コアに固有のエネルギー管理。
- 仮想化のネイティブ サポート (モデルによる)
マルチコア設計
Nehalemアーキテクチャはネイティブにマルチコアです。モジュラー設計により、さまざまな市場セグメントに応じて、コア、キャッシュ メモリ、システム バス、メモリ コントローラの数を増減して、このアーキテクチャのバリエーションを提供できます。
メモリコントローラー
最新のマイクロプロセッサはメモリ コントローラを統合しているため、チップセットを介さずにRAMとプロセッサの間で直接やり取りが可能です。
クイックパス相互接続
一部のモデルは「 QuickPath Interconnect 」と呼ばれるバスでシステムに接続されています。原理的には競合他社である AMD の HyperTransport と比較的似ており、ボトルネックを可能な限り排除しながら最適なメモリ帯域幅を提供します。