導入
| コアi5 | ||
|---|---|---|
 インテル Core i5 750 | ||
| 生産 | 2009年 | |
| CPU周波数 | 2.40 GHz ～ 3.60 GHz | |
| 彫刻 | 45nm | |
| 命令セット | MMX、SSE、SSE2、SSE3、SSSE3、SSE4.1、SSE4.2 x86-64、VT-x | |
| マイクロアーキテクチャ | ネハレム | |
| ソケット | LGA1156 | |
| 心臓 | リンフィールド クラークデール | |
Intel のCore i5シリーズは、2010 年のマイクロプロセッサのミッドレンジであり、Core i3 (エントリーレベル) と Core i7 (ハイエンド) シリーズの間です。
最初のCore i5プロセッサは 2009 学年度の初めに発売されました。
建築
最初の Core i5 は Nehalem アーキテクチャを使用しており、以前の Core アーキテクチャと比較して多くの変更が加えられています。
- 8 MiBの L3 キャッシュの外観 (Phenom では2 MiB 、Phenom II では6 MiB )。 L2 ( 256 KiB ) は共有されません (L1=2× 32 KiB )
- 分岐予測の第 2 レベル (BTB の第 2 レベル、分岐ターゲット バッファ): この点についてはまだ詳細がありません。
- デコード後のソフトウェア ループの保存 (以前: デコード前)
- 64 ビット命令をマージするマクロ (Core2 の32 ビット命令にのみ有効)
ソケット LGA1156
Core i3とi5の発売発表に伴い、新しいLGAタイプのソケットも登場しました。 LGA775 ソケットの寸法を採用していますが、LGA1366 の構造を保持しており、取り付けシステムに変更を加えているため、カバーを手動で持ち上げる必要がなくなり、後者は保持バーによって持ち上げられます。この新しいソケットの発表により、Core i5 の発売時点でその数は3 (LGA775 – LGA1156 – LGA1366) になりました。このソケットの増加は、一方では Intel の方針への批判につながり、他方では、現在後進性に注力している競合他社の AMD とは異なり、消費者は構成を完全に更新する (マザーボードとメモリースティックの交換) ことを余儀なくされています。 AM3 ソケットとの互換性があり、最近の数多くのバリエーション (939、AM、AM2、AM3…) の後、マザーボードを変更せずにアップグレードできるようになりました。
ノースブリッジの統合
ブルームフィールド コア (Core i7) で開始されたプロセッサ(CPU) 内のノースブリッジの統合は、リンフィールド コアではメモリコントローラー (DDR3 互換) に加えて PCIe ラインの管理が追加されるため、さらなる段階に達しています。 (標準2.0 では 16 行)。したがって、ノースブリッジは完全にプロセッサーに組み込まれ、その結果、その機能の一部がチップセットから削除され、サウスブリッジの役割に満足します。メモリ コントローラーも進化し、ハイエンド Core i7 との違いを示すために、最大 2000 MHz、さらには 2133 MHz (o/c) の周波数まで、2 つの DDR3 チャネルのみを管理するようになりました。チップセットとの関係の変更に加えて、ノースブリッジ機能の組み込みにより、トランジスタの数 (7 億 7,400 万個) が増加し、それによってダイのサイズ (296 mm²) が増加し、チップの体積が大きくなります。ブルームフィールドは、この範囲内でさらに上位に位置します (263 mm² のダイ上に 7 億 3,100 万個のトランジスタが分散)。また、QPI リンクが変更され、プロセッサと PCIe ラインおよびメモリが直接通信され、DMI リンクがプロセッサとそのチップセット間の唯一の通信バスになります。ただし、この新しいディストリビューションは、たとえばマルチ GPU で 2 つ以上の PCIe x16 2.0 ポートを使用する場合、パフォーマンスを制限する可能性があります。実際、プロセッサーによって提供されるのは 2.0 標準では 16 ラインだけですが、P55 チップセットでは 8 ラインのみですが、1.0 標準では提供されます。したがって、より多くのライン (たとえば 16+16 ライン) を使用すると、チップセットを通過する必要があり、パフォーマンスが大幅に低下します。 NVIDIAグラフィックス カードに nForce 200 チップを使用する場合のみこの問題を解決できますが、残念ながらこのチップはハイエンド マザーボードでのみ提供されます。 2 番目の制限基準は、チップセットをプロセッサに接続する DMI の管理に関するもので、そのスループットの上限は 2 GB/s ですが、QPI の場合は 25.6 GB/s です。 PCIe 1.0 ラインに加えて、チップセットは SATA、USB ポート、GIGABIT Lan、および HD オーディオを管理する必要があります。これらすべてのテクノロジーによる帯域幅の使用が累積すると、自動的に DMI リンクが飽和状態になり、パフォーマンスが低下します。
ターボブースト
Core i7 で導入されたターボモードでは、1 つ以上のコアをオーバークロックしながら、他のコアを非アクティブ化し、TDP で設定された制限内に維持することができます。非アクティブ化されるコアが増えるほどプロセッサーへの影響は大きくなり、マルチコアをサポートしていないアプリケーションのパフォーマンスを向上させることができます。周波数の増加は、Intel の技術文書ではbinと呼ばれる 133 MHz 単位で実行されます。したがって、2 ビンの増加は、各アクティブ コアの 266 MHz の増加に相当します。 Core i7 と比較して、Core i5 のターボ ブーストは、1 つのアクティブなコアに対して最大 4 つまたは 5 つのビンを節約するため、より効率的です。